Cette enquête comble le fossé entre l'avantage théorique de la génération parallèle des grands modèles de langage (dLLMs) et leur vitesse d'inférence pratique. Elle introduit un cadre de décomposition unifié de la latence conçu pour dissocier les facteurs algorithmiques, architecturaux et systémiques qui impactent le déploiement réel.
Les auteurs catégorisent les techniques d'accélération selon trois axes : les innovations algorithmiques, les optimisations architecturales et systémiques, et l'évolution à l'inférence. Le travail fournit des lignes directrices pour un benchmarking reproductible afin de répondre à la difficulté des comparaisons rigoureuses dans les études existantes.
En analysant ces compromis, l'enquête met en lumière les défis ouverts pour réaliser le plein potentiel de la génération parallèle dans les dLLMs.