연구자들은 선택된 조정 의미를 필드 프로그래머블 게이트 어레이(FPGA)를 사용하여 하드웨어 수준에서 직접 구현하는 하드웨어 강제 의미 조정 아키텍처를 제안합니다. 이 접근 방식은 제한된 지연 시간과 결정론적 동작을 제공함으로써 안전 임계 실시간 도메인에서의 소프트웨어 매개 조정의 한계를 해결합니다.
이 시스템은 의미 추론과 상호작용 관리를 분리하기 위해 Topic-Based Communication Space Petri Net (TB-CSPN) 프레임워크를 기반으로 합니다. 주요 기능에는 시간 동기화, 의미 게이팅, 권한 부여 제약 및 제한된 조정 동작을 강제하는 하드웨어 네이티브 레이어를 생성하기 위해 TB-CSPN 메커니즘을 FPGA 프리미티브에 매핑하는 것이 포함됩니다.
임베디드 조정 의미를 결정론적으로 유지하면서 의미 추론이 적응적이고 소프트웨어 기반인 상태를 허용함으로써, 이 아키텍처는 불확실성 하에서 작동하는 복잡한 자율 시스템에 대해 강제 가능한 안전 보장을 제공하는 것을 목표로 합니다.