Graph-ESBMC-PLC: Verificación formal de programas PLCopen LD gráficos
Graph-ESBMC-PLC permite la verificación formal de programas de diagramas de escalera IEC 61131-3 mediante la introducción de un resolutor basado en DFS que convierte las conexiones gráficas de LD en una representación intermedia GOTO válida. La validación en tres programas del mundo real muestra la generación completa de IR y la verificación exitosa de propiedades de seguridad en k=2 dentro de 70ms, sin regresión en los benchmarks textuales.