Les chercheurs proposent FPGN, un cadre physique conscient de bout en bout qui comble le fossé entre l'apprentissage natif LUT et l'implémentation FPGA optimisée pour la latence. Le système répond aux limitations précédentes en introduisant une formulation différentiable alignée sur le matériel pour l'entraînement des neurones LUT natifs FPGA.
- FPGN utilise une topologie native LUT structurée avec une architecture matérielle en streaming pour améliorer la localité de routage et la fermeture de temporisation.
- Un compilateur piloté par la latence exploite des modèles analytiques de qualité des résultats à haute fidélité pour automatiser l'exploration de l'espace de conception et la génération matérielle.
- Les expériences démontrent une réduction de latence jusqu'à 205x par rapport aux accélérateurs BNN basés sur FPGA représentatifs.
- Le cadre atteint une efficacité LUT jusqu'à 30x supérieure à celle des réseaux natifs LUT différentiables antérieurs tout en maintenant une précision d'inférence compétitive.
FPGN comble le fossé entre le potentiel théorique et le matériel haute performance en fournissant un flux automatisé pour l'exploration systématique de l'espace de conception.