研究者らは、LUTネイティブな学習とレイテンシ最適化されたFPGA実装の間のギャップを埋める、物理情報を考慮したエンドツーエンドのフレームワークであるFPGNを提案する。このシステムは、FPGAネイティブなLUTニューロンのためのハードウェア整合型微分可能定式化を導入することで、以前の制限に対処する。

  • FPGNは、ルーティング局所性とタイミングクロージャを改善するために、ストリーミングハードウェアアーキテクチャを持つ構造化されたLUTネイティブトポロジーを利用する。
  • レイテンシ駆動型コンパイラは、高精度な解析的品質結果モデルを活用して、設計空間探索とハードウェア生成を自動化する。
  • 実験により、代表的なFPGAベースのBNNアクセラレータと比較して最大205倍のレイテンシ削減が示された。
  • このフレームワークは、競合的な推論精度を維持しながら、従来の微分可能LUTネイティブネットワークよりも最大30倍高いLUT効率を実現する。

FPGNは、体系的な設計空間探索のための自動化されたフローを提供することで、理論的潜在力と高性能ハードウェアの間のギャップを埋める。