研究人员提出了FPGN，这是一种端到端的物理感知框架，弥合了LUT原生学习与延迟优化的FPGA实现之间的差距。该系统通过引入与硬件对齐的可微分公式来训练FPGA原生的LUT神经元，解决了之前的局限性。

  • FPGN利用结构化的LUT原生拓扑和流式硬件架构，以提高布线局部性和时序收敛性。
  • 延迟驱动的编译器利用高保真分析结果质量模型，自动化设计空间探索和硬件生成。
  • 实验表明，与代表性的基于FPGA的BNN加速器相比，延迟降低了高达205倍。
  • 该框架在保持具有竞争力的推理准确率的同时，实现了比先前可微分LUT原生网络高出多达30倍的LUT效率。

FPGN通过提供用于系统化设计空间探索的自动化流程，缩小了理论潜力与高性能硬件之间的差距。