Исследователи предлагают FPGN, сквозной физически-осознанный фреймворк, который устраняет разрыв между обучением, нативным для LUT, и реализацией FPGA, оптимизированной по задержке. Система решает предыдущие ограничения путем введения согласованной с аппаратным обеспечением дифференцируемой формулировки для обучения нейронов LUT, нативных для FPGA.

  • FPGN использует структурированную топологию, нативную для LUT, со стриминговой архитектурой оборудования для улучшения локальности маршрутизации и закрытия временных ограничений.
  • Компилятор, ориентированный на задержку, использует аналитические модели качества результатов высокой точности для автоматизации исследования пространства дизайна и генерации аппаратного обеспечения.
  • Эксперименты демонстрируют снижение задержки до 205 раз по сравнению с репрезентативными ускорителями BNN на основе FPGA.
  • Фреймворк достигает эффективности LUT в 30 раз выше, чем у предыдущих дифференцируемых сетей, нативных для LUT, сохраняя конкурентоспособную точность вывода.

FPGN устраняет разрыв между теоретическим потенциалом и высокопроизводительным аппаратным обеспечением, предоставляя автоматизированный поток для систематического исследования пространства дизайна.