Framework FPGN permite aceleração neural programável ultra-rápida baseada em portas com LUTs diferenciáveis

Pesquisadores propõem o FPGN, um framework end-to-end fisicamente consciente que preenche a lacuna entre aprendizado nativo de LUT e implementação de FPGA otimizada para latência. O sistema aborda limitações anteriores ao introduzir uma formulação diferenciável alinhada ao hardware para treinar neurônios LUT nativos de FPGA.

• O FPGN utiliza uma topologia estruturada nativa de LUT com uma arquitetura de hardware em streaming para melhorar a localidade de roteamento e o fechamento de temporização.
• Um compilador orientado por latência aproveita modelos analíticos de Qualidade dos Resultados de alta fidelidade para automatizar a exploração do espaço de design e a geração de hardware.
• Experimentos demonstram uma redução de latência de até 205x em comparação com aceleradores BNN baseados em FPGA representativos.
• O framework alcança eficiência de LUT até 30x maior do que redes LUT-nativas diferenciáveis anteriores, mantendo precisão de inferência competitiva.

O FPGN fecha a lacuna entre o potencial teórico e o hardware de alto desempenho ao fornecer um fluxo automatizado para exploração sistemática do espaço de design.