Para peneliti mengusulkan FPGN, sebuah kerangka kerja sadar-fisik end-to-end yang menjembatani kesenjangan antara pembelajaran asli-LUT dan implementasi FPGA yang dioptimalkan untuk latensi. Sistem ini mengatasi keterbatasan sebelumnya dengan memperkenalkan formulasi terdiferensiasi yang selaras dengan perangkat keras untuk pelatihan neuron LUT asli-FPGA.
- FPGN memanfaatkan topologi asli-LUT terstruktur dengan arsitektur perangkat keras streaming untuk meningkatkan lokalitas perutean dan penutupan waktu.
- Kompilator yang digerakkan oleh latensi memanfaatkan model Kualitas Hasil analitik berfidelitas tinggi untuk otomatisasi eksplorasi ruang desain dan generasi perangkat keras.
- Eksperimen menunjukkan pengurangan latensi hingga 205x dibandingkan dengan akselerator BNN berbasis FPGA perwakilan.
- Kerangka kerja ini mencapai efisiensi LUT hingga 30x lebih tinggi daripada jaringan asli-LUT terdiferensiasi sebelumnya sambil mempertahankan akurasi inferensi yang kompetitif.
FPGN menutup kesenjangan antara potensi teoretis dan perangkat keras berkinerja tinggi dengan menyediakan alur otomatis untuk eksplorasi ruang desain secara sistematis.