FPGN 프레임워크는 미분 가능한 LUT를 통한 초고속 프로그래머블 게이트 기반 신경 가속을 가능하게 함

연구원들은 LUT 네이티브 학습과 지연 시간 최적화된 FPGA 구현 사이의 격차를 해소하는 물리 인식 엔드투엔드 프레임워크인 FPGN을 제안합니다. 이 시스템은 FPGA 네이티브 LUT 뉴런을 위한 하드웨어 정렬 미분 가능 공식을 도입하여 이전의 한계를 해결합니다.

• FPGN은 라우팅 국소성과 타이밍 클로저를 개선하기 위해 스트리밍 하드웨어 아키텍처와 구조화된 LUT 네이티브 토폴로지를 활용합니다.
• 지연 시간 기반 컴파일러는 고정밀 분석적 결과 품질 모델을 활용하여 설계 공간 탐색과 하드웨어 생성을 자동화합니다.
• 실험 결과 대표 FPGA 기반 BNN 가속기 대비 최대 205배의 지연 시간 감소가 입증되었습니다.
• 이 프레임워크는 경쟁력 있는 추론 정확도를 유지하면서 기존 미분 가능 LUT 네이티브 네트워크보다 최대 30배 높은 LUT 효율을 달성합니다.

FPGN은 체계적인 설계 공간 탐색을 위한 자동화된 흐름을 제공하여 이론적 잠재력과 고성능 하드웨어 사이의 격차를 해소합니다.