शोधकर्ताओं ने FPGN का प्रस्ताव रखा, एक एंड-टू-एंड भौतिक-जागरूक ढांचा जो LUT-नेटिव सीखने और लेटेंसी-अनुकूलित FPGA कार्यान्वयन के बीच की खाई को पाटता है। सिस्टम FPGA-नेटिव LUT न्यूरॉन्स के लिए प्रशिक्षण का एक हार्डवेयर-संरेखित विभेद्य सूत्रीकरण पेश करके पिछली सीमाओं को दूर करता है।
- FPGN रूटिंग स्थानीयता और टाइमिंग क्लोजर को बेहतर बनाने के लिए एक स्ट्रीमिंग हार्डवेयर आर्किटेक्चर के साथ एक संरचित LUT-नेटिव टोपोलॉजी का उपयोग करता है।
- एक लेटेंसी-संचालित कंपाइलर उच्च-विश्वसनीय विश्लेषणात्मक परिणामों की गुणवत्ता मॉडलों का लाभ उठाकर डिज़ाइन स्पेस अन्वेषण और हार्डवेयर जनरेशन को स्वचालित करता है।
- प्रयोग प्रतिनिधि FPGA-आधारित BNN त्वरणकर्ताओं की तुलना में 205x तक लेटेंसी कमी दिखाते हैं।
- ढांचा प्रतिस्पर्धी इनफरेंस सटीकता बनाए रखते हुए पूर्व विभेद्य LUT-नेटिव नेटवर्कों की तुलना में 30x तक अधिक LUT दक्षता प्राप्त करता है।
FPGN व्यवस्थित डिज़ाइन स्पेस अन्वेषण के लिए एक स्वचालित प्रवाह प्रदान करके सैद्धांतिक क्षमता और उच्च-प्रदर्शन वाले हार्डवेयर के बीच की खाई को पाटता है।